void ich9_lpc_pm_init(PCIDevice *lpc_pci, bool smm_enabled)

{

    ICH9LPCState *lpc = ICH9_LPC_DEVICE(lpc_pci);

    qemu_irq sci_irq;



    sci_irq = qemu_allocate_irq(ich9_set_sci, lpc, 0);

    ich9_pm_init(lpc_pci, &lpc->pm, smm_enabled, sci_irq);

    ich9_lpc_reset(&lpc->d.qdev);

}

void ich9_lpc_pm_init(PCIDevice *lpc_pci, bool smm_enabled)

{

    ICH9LPCState *lpc = ICH9_LPC_DEVICE(lpc_pci);

    qemu_irq sci_irq;



    sci_irq = qemu_allocate_irq(ich9_set_sci, lpc, 0);

    ich9_pm_init(lpc_pci, &lpc->pm, smm_enabled, sci_irq);

    ich9_lpc_reset(&lpc->d.qdev);

}

void FUNC_0(PCIDevice *VAR_0, bool VAR_1)

{

    ICH9LPCState *lpc = ICH9_LPC_DEVICE(VAR_0);

    qemu_irq sci_irq;



    sci_irq = qemu_allocate_irq(ich9_set_sci, lpc, 0);

    ich9_pm_init(VAR_0, &lpc->pm, VAR_1, sci_irq);

    ich9_lpc_reset(&lpc->d.qdev);

}

void FUNC_0(PCIDevice *VAR_0, bool VAR_1)
{ ICH9LPCState *lpc = ICH9_LPC_DEVICE(VAR_0); qemu_irq sci_irq; sci_irq = qemu_allocate_irq(ich9_set_sci, lpc, 0); ich9_pm_init(VAR_0, &lpc->pm, VAR_1, sci_irq); ich9_lpc_reset(&lpc->d.qdev); }