static void init_proc_620 (CPUPPCState *env)

{

    gen_spr_ne_601(env);

    gen_spr_620(env);

    /* Time base */

    gen_tbl(env);

    /* Hardware implementation registers */

    /* XXX : not implemented */

    spr_register(env, SPR_HID0, "HID0",

                 SPR_NOACCESS, SPR_NOACCESS,

                 &spr_read_generic, &spr_write_generic,

                 0x00000000);

    /* Memory management */

    gen_low_BATs(env);

    gen_high_BATs(env);

    init_excp_620(env);

    env->dcache_line_size = 64;

    env->icache_line_size = 64;

    /* Allocate hardware IRQ controller */

    ppc6xx_irq_init(env);

}

static void init_proc_620 (CPUPPCState *env)

{

    gen_spr_ne_601(env);

    gen_spr_620(env);

    

    gen_tbl(env);

    

    

    spr_register(env, SPR_HID0, "HID0",

                 SPR_NOACCESS, SPR_NOACCESS,

                 &spr_read_generic, &spr_write_generic,

                 0x00000000);

    

    gen_low_BATs(env);

    gen_high_BATs(env);

    init_excp_620(env);

    env->dcache_line_size = 64;

    env->icache_line_size = 64;

    

    ppc6xx_irq_init(env);

}

static void FUNC_0 (CPUPPCState *VAR_0)

{

    gen_spr_ne_601(VAR_0);

    gen_spr_620(VAR_0);

    

    gen_tbl(VAR_0);

    

    

    spr_register(VAR_0, SPR_HID0, "HID0",

                 SPR_NOACCESS, SPR_NOACCESS,

                 &spr_read_generic, &spr_write_generic,

                 0x00000000);

    

    gen_low_BATs(VAR_0);

    gen_high_BATs(VAR_0);

    init_excp_620(VAR_0);

    VAR_0->dcache_line_size = 64;

    VAR_0->icache_line_size = 64;

    

    ppc6xx_irq_init(VAR_0);

}

static void FUNC_0 (CPUPPCState *VAR_0)
{ gen_spr_ne_601(VAR_0); gen_spr_620(VAR_0); gen_tbl(VAR_0); spr_register(VAR_0, SPR_HID0, "HID0",
SPR_NOACCESS, SPR_NOACCESS,
&spr_read_generic, &spr_write_generic,
0x00000000); gen_low_BATs(VAR_0); gen_high_BATs(VAR_0); init_excp_620(VAR_0); VAR_0->dcache_line_size = 64; VAR_0->icache_line_size = 64; ppc6xx_irq_init(VAR_0); }