static int xio3130_upstream_initfn(PCIDevice *d)

{

    PCIBridge* br = DO_UPCAST(PCIBridge, dev, d);

    PCIEPort *p = DO_UPCAST(PCIEPort, br, br);

    int rc;

    int tmp;



    rc = pci_bridge_initfn(d);

    if (rc < 0) {

        return rc;

    }



    pcie_port_init_reg(d);

    pci_config_set_vendor_id(d->config, PCI_VENDOR_ID_TI);

    pci_config_set_device_id(d->config, PCI_DEVICE_ID_TI_XIO3130U);

    d->config[PCI_REVISION_ID] = XIO3130_REVISION;



    rc = msi_init(d, XIO3130_MSI_OFFSET, XIO3130_MSI_NR_VECTOR,

                  XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_64BIT,

                  XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_MASKBIT);

    if (rc < 0) {

        goto err_bridge;

    }

    rc = pci_bridge_ssvid_init(d, XIO3130_SSVID_OFFSET,

                               XIO3130_SSVID_SVID, XIO3130_SSVID_SSID);

    if (rc < 0) {

        goto err_bridge;

    }

    rc = pcie_cap_init(d, XIO3130_EXP_OFFSET, PCI_EXP_TYPE_UPSTREAM,

                       p->port);

    if (rc < 0) {

        goto err_msi;

    }

    pcie_cap_flr_init(d);

    pcie_cap_deverr_init(d);

    rc = pcie_aer_init(d, XIO3130_AER_OFFSET);

    if (rc < 0) {

        goto err;

    }



    return 0;



err:

    pcie_cap_exit(d);

err_msi:

    msi_uninit(d);

err_bridge:

    tmp =  pci_bridge_exitfn(d);

    assert(!tmp);

    return rc;

}

static int xio3130_upstream_initfn(PCIDevice *d)

{

    PCIBridge* br = DO_UPCAST(PCIBridge, dev, d);

    PCIEPort *p = DO_UPCAST(PCIEPort, br, br);

    int rc;

    int tmp;



    rc = pci_bridge_initfn(d);

    if (rc < 0) {

        return rc;

    }



    pcie_port_init_reg(d);

    pci_config_set_vendor_id(d->config, PCI_VENDOR_ID_TI);

    pci_config_set_device_id(d->config, PCI_DEVICE_ID_TI_XIO3130U);

    d->config[PCI_REVISION_ID] = XIO3130_REVISION;



    rc = msi_init(d, XIO3130_MSI_OFFSET, XIO3130_MSI_NR_VECTOR,

                  XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_64BIT,

                  XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_MASKBIT);

    if (rc < 0) {

        goto err_bridge;

    }

    rc = pci_bridge_ssvid_init(d, XIO3130_SSVID_OFFSET,

                               XIO3130_SSVID_SVID, XIO3130_SSVID_SSID);

    if (rc < 0) {

        goto err_bridge;

    }

    rc = pcie_cap_init(d, XIO3130_EXP_OFFSET, PCI_EXP_TYPE_UPSTREAM,

                       p->port);

    if (rc < 0) {

        goto err_msi;

    }

    pcie_cap_flr_init(d);

    pcie_cap_deverr_init(d);

    rc = pcie_aer_init(d, XIO3130_AER_OFFSET);

    if (rc < 0) {

        goto err;

    }



    return 0;



err:

    pcie_cap_exit(d);

err_msi:

    msi_uninit(d);

err_bridge:

    tmp =  pci_bridge_exitfn(d);

    assert(!tmp);

    return rc;

}

static int FUNC_0(PCIDevice *VAR_0)

{

    PCIBridge* br = DO_UPCAST(PCIBridge, dev, VAR_0);

    PCIEPort *p = DO_UPCAST(PCIEPort, br, br);

    int VAR_1;

    int VAR_2;



    VAR_1 = pci_bridge_initfn(VAR_0);

    if (VAR_1 < 0) {

        return VAR_1;

    }



    pcie_port_init_reg(VAR_0);

    pci_config_set_vendor_id(VAR_0->config, PCI_VENDOR_ID_TI);

    pci_config_set_device_id(VAR_0->config, PCI_DEVICE_ID_TI_XIO3130U);

    VAR_0->config[PCI_REVISION_ID] = XIO3130_REVISION;



    VAR_1 = msi_init(VAR_0, XIO3130_MSI_OFFSET, XIO3130_MSI_NR_VECTOR,

                  XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_64BIT,

                  XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_MASKBIT);

    if (VAR_1 < 0) {

        goto err_bridge;

    }

    VAR_1 = pci_bridge_ssvid_init(VAR_0, XIO3130_SSVID_OFFSET,

                               XIO3130_SSVID_SVID, XIO3130_SSVID_SSID);

    if (VAR_1 < 0) {

        goto err_bridge;

    }

    VAR_1 = pcie_cap_init(VAR_0, XIO3130_EXP_OFFSET, PCI_EXP_TYPE_UPSTREAM,

                       p->port);

    if (VAR_1 < 0) {

        goto err_msi;

    }

    pcie_cap_flr_init(VAR_0);

    pcie_cap_deverr_init(VAR_0);

    VAR_1 = pcie_aer_init(VAR_0, XIO3130_AER_OFFSET);

    if (VAR_1 < 0) {

        goto err;

    }



    return 0;



err:

    pcie_cap_exit(VAR_0);

err_msi:

    msi_uninit(VAR_0);

err_bridge:

    VAR_2 =  pci_bridge_exitfn(VAR_0);

    assert(!VAR_2);

    return VAR_1;

}

static int FUNC_0(PCIDevice *VAR_0)
{ PCIBridge* br = DO_UPCAST(PCIBridge, dev, VAR_0); PCIEPort *p = DO_UPCAST(PCIEPort, br, br); int VAR_1; int VAR_2; VAR_1 = pci_bridge_initfn(VAR_0); if (VAR_1 < 0) { return VAR_1; } pcie_port_init_reg(VAR_0); pci_config_set_vendor_id(VAR_0->config, PCI_VENDOR_ID_TI); pci_config_set_device_id(VAR_0->config, PCI_DEVICE_ID_TI_XIO3130U); VAR_0->config[PCI_REVISION_ID] = XIO3130_REVISION; VAR_1 = msi_init(VAR_0, XIO3130_MSI_OFFSET, XIO3130_MSI_NR_VECTOR,
XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_64BIT,
XIO3130_MSI_SUPPORTED_FLAGS & PCI_MSI_FLAGS_MASKBIT); if (VAR_1 < 0) { goto err_bridge; } VAR_1 = pci_bridge_ssvid_init(VAR_0, XIO3130_SSVID_OFFSET,
XIO3130_SSVID_SVID, XIO3130_SSVID_SSID); if (VAR_1 < 0) { goto err_bridge; } VAR_1 = pcie_cap_init(VAR_0, XIO3130_EXP_OFFSET, PCI_EXP_TYPE_UPSTREAM,
p->port); if (VAR_1 < 0) { goto err_msi; } pcie_cap_flr_init(VAR_0); pcie_cap_deverr_init(VAR_0); VAR_1 = pcie_aer_init(VAR_0, XIO3130_AER_OFFSET); if (VAR_1 < 0) { goto err; } return 0; err:
pcie_cap_exit(VAR_0); err_msi:
msi_uninit(VAR_0); err_bridge:
VAR_2 =  pci_bridge_exitfn(VAR_0); assert(!VAR_2); return VAR_1; }