static void init_proc_POWER9(CPUPPCState *env)
{
    /* Common Registers */
    init_proc_book3s_common(env);
    gen_spr_book3s_207_dbg(env);
    /* POWER8 Specific Registers */
    gen_spr_book3s_ids(env);
    gen_spr_amr(env);
    gen_spr_iamr(env);
    gen_spr_book3s_purr(env);
    gen_spr_power5p_common(env);
    gen_spr_power5p_lpar(env);
    gen_spr_power5p_ear(env);
    gen_spr_power6_common(env);
    gen_spr_power6_dbg(env);
    gen_spr_power8_tce_address_control(env);
    gen_spr_power8_ids(env);
    gen_spr_power8_ebb(env);
    gen_spr_power8_fscr(env);
    gen_spr_power8_pmu_sup(env);
    gen_spr_power8_pmu_user(env);
    gen_spr_power8_tm(env);
    gen_spr_power8_pspb(env);
    gen_spr_vtb(env);
    gen_spr_power8_ic(env);
    gen_spr_power8_book4(env);
    gen_spr_power8_rpr(env);
    /* POWER9 Specific registers */
    spr_register_kvm(env, SPR_TIDR, "TIDR", NULL, NULL,
                     KVM_REG_PPC_TIDR, 0);
    /* env variables */
#if !defined(CONFIG_USER_ONLY)
    env->slb_nr = 32;
#endif
    env->ci_large_pages = true;
    env->dcache_line_size = 128;
    env->icache_line_size = 128;
    /* Allocate hardware IRQ controller */
    init_excp_POWER8(env);
    ppcPOWER7_irq_init(ppc_env_get_cpu(env));
}
static void init_proc_POWER9(CPUPPCState *env)
{
    
    init_proc_book3s_common(env);
    gen_spr_book3s_207_dbg(env);
    
    gen_spr_book3s_ids(env);
    gen_spr_amr(env);
    gen_spr_iamr(env);
    gen_spr_book3s_purr(env);
    gen_spr_power5p_common(env);
    gen_spr_power5p_lpar(env);
    gen_spr_power5p_ear(env);
    gen_spr_power6_common(env);
    gen_spr_power6_dbg(env);
    gen_spr_power8_tce_address_control(env);
    gen_spr_power8_ids(env);
    gen_spr_power8_ebb(env);
    gen_spr_power8_fscr(env);
    gen_spr_power8_pmu_sup(env);
    gen_spr_power8_pmu_user(env);
    gen_spr_power8_tm(env);
    gen_spr_power8_pspb(env);
    gen_spr_vtb(env);
    gen_spr_power8_ic(env);
    gen_spr_power8_book4(env);
    gen_spr_power8_rpr(env);
    
    spr_register_kvm(env, SPR_TIDR, "TIDR", NULL, NULL,
                     KVM_REG_PPC_TIDR, 0);
    
#if !defined(CONFIG_USER_ONLY)
    env->slb_nr = 32;
#endif
    env->ci_large_pages = true;
    env->dcache_line_size = 128;
    env->icache_line_size = 128;
    
    init_excp_POWER8(env);
    ppcPOWER7_irq_init(ppc_env_get_cpu(env));
}
static void FUNC_0(CPUPPCState *VAR_0)
{
    
    init_proc_book3s_common(VAR_0);
    gen_spr_book3s_207_dbg(VAR_0);
    
    gen_spr_book3s_ids(VAR_0);
    gen_spr_amr(VAR_0);
    gen_spr_iamr(VAR_0);
    gen_spr_book3s_purr(VAR_0);
    gen_spr_power5p_common(VAR_0);
    gen_spr_power5p_lpar(VAR_0);
    gen_spr_power5p_ear(VAR_0);
    gen_spr_power6_common(VAR_0);
    gen_spr_power6_dbg(VAR_0);
    gen_spr_power8_tce_address_control(VAR_0);
    gen_spr_power8_ids(VAR_0);
    gen_spr_power8_ebb(VAR_0);
    gen_spr_power8_fscr(VAR_0);
    gen_spr_power8_pmu_sup(VAR_0);
    gen_spr_power8_pmu_user(VAR_0);
    gen_spr_power8_tm(VAR_0);
    gen_spr_power8_pspb(VAR_0);
    gen_spr_vtb(VAR_0);
    gen_spr_power8_ic(VAR_0);
    gen_spr_power8_book4(VAR_0);
    gen_spr_power8_rpr(VAR_0);
    
    spr_register_kvm(VAR_0, SPR_TIDR, "TIDR", NULL, NULL,
                     KVM_REG_PPC_TIDR, 0);
    
#if !defined(CONFIG_USER_ONLY)
    VAR_0->slb_nr = 32;
#endif
    VAR_0->ci_large_pages = true;
    VAR_0->dcache_line_size = 128;
    VAR_0->icache_line_size = 128;
    
    init_excp_POWER8(VAR_0);
    ppcPOWER7_irq_init(ppc_env_get_cpu(VAR_0));
}
static void FUNC_0(CPUPPCState *VAR_0)
{ init_proc_book3s_common(VAR_0); gen_spr_book3s_207_dbg(VAR_0); gen_spr_book3s_ids(VAR_0); gen_spr_amr(VAR_0); gen_spr_iamr(VAR_0); gen_spr_book3s_purr(VAR_0); gen_spr_power5p_common(VAR_0); gen_spr_power5p_lpar(VAR_0); gen_spr_power5p_ear(VAR_0); gen_spr_power6_common(VAR_0); gen_spr_power6_dbg(VAR_0); gen_spr_power8_tce_address_control(VAR_0); gen_spr_power8_ids(VAR_0); gen_spr_power8_ebb(VAR_0); gen_spr_power8_fscr(VAR_0); gen_spr_power8_pmu_sup(VAR_0); gen_spr_power8_pmu_user(VAR_0); gen_spr_power8_tm(VAR_0); gen_spr_power8_pspb(VAR_0); gen_spr_vtb(VAR_0); gen_spr_power8_ic(VAR_0); gen_spr_power8_book4(VAR_0); gen_spr_power8_rpr(VAR_0); spr_register_kvm(VAR_0, SPR_TIDR, "TIDR", NULL, NULL,
KVM_REG_PPC_TIDR, 0); #if !defined(CONFIG_USER_ONLY)
VAR_0->slb_nr = 32; #endif
VAR_0->ci_large_pages = true; VAR_0->dcache_line_size = 128; VAR_0->icache_line_size = 128; init_excp_POWER8(VAR_0); ppcPOWER7_irq_init(ppc_env_get_cpu(VAR_0)); }